臺積電公布CoWoS先進封裝技術(shù)路線圖

8月23日消息，在 HotChips33 年度會議期間，臺積電介紹了CoWoS先進封裝技術(shù)路線圖。此外，臺積電還展示了為下一代chiplet（小芯片，或稱芯粒）架構(gòu)和內(nèi)存設(shè)計做好準備的最新一代 CoWoS 解決方案。

國外媒體WCCFTech 指出，作為業(yè)內(nèi)領(lǐng)先的半導體巨頭，臺積電在先進芯片封裝技術(shù)方面取得了快速進展。過去十年，該公司已經(jīng)推出五代不同的基板上芯片封裝工藝，且涵蓋了消費級與服務(wù)器芯片領(lǐng)域。

根據(jù)規(guī)劃，臺積電將于今年晚些時候宣布第 5 代 CoWoS 封裝技術(shù)，其有望將晶體管數(shù)量翻至第 3 代封裝解決方案的 20 倍。

新封裝將增加 3 倍的中介層面積、8 個 HBM2e 堆棧（容量高達 128 GB）、全新的硅通孔（TSV）解決方案、厚 CU 互連、以及新的 TIM（Lid 封裝）方案。

其中最讓我們關(guān)注的，莫過于使用臺積電第 5 代 CoWoS 封裝工藝的 AMD MI200“Aldebaran”GPU 。

作為 AMD 首款多芯片（MCM）設(shè)計的 GPU，其采用了 CDNA 2 核心架構(gòu)，預(yù)計可實現(xiàn)一些瘋狂的規(guī)格參數(shù)。

WCCFTech 指出，AMD“Aldebaran”GPU 或擁有超過 16000 個內(nèi)核、以及高達 128GB 的 HBM2E 內(nèi)存容量。

此外英偉達的 Hopper GPU 競品也使用了 MCM 小芯片架構(gòu)，且同樣可能交由臺積電代工。

至于第 5 代 CoWoS 封裝技術(shù)能夠為英偉達 Hopper GPU 帶來怎樣的驚喜，還請耐心等到 2022 年揭曉。

接著，TSMC 將升級到第 6 代 CoWoS 封裝工藝，特點是能夠集成更多的小芯片和 DRAM 內(nèi)存。

臺積電尚未敲定第 6 代 CoWoS 的最終工藝，但預(yù)計可在同一封裝內(nèi)容納多達 8 組 HBM3 內(nèi)存和 2 組計算小芯片。

臺積電還將以 Metal Tim 的形式，提供最新的 SOC 散熱解決方案。

與初代 Gel Tim 方案相比，Metal Tim 有望將封裝熱阻降低到前者的 0.15 倍。

最后，AMD CNDA 3（MI300）和英偉達 Ampere 的下下一代，都有望采用 TSMC 的 N3 工藝節(jié)點進行制造。

來源：cnbeta